(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-82791 (P2000-82791A)

(43)公開日 平成12年3月21日(2000.3.21)

(51) Int.Cl.7	識別記号	F I	テーマコード(参考)
H01L 27	7/10 4 5 1	H 0 1 L 27/10	4 5 1
G11C 11	1/14	G 1 1 C 11/14	Α
H01F 10	0/06	H 0 1 F 10/06	
H01L 43	3/08	H 0 1 L 43/08	Z

(21) 出願番号 特願平11-198532

(22)出願日 平成11年7月13日(1999.7.13)

(31)優先権主張番号 09/129827

(32) 優先日 平成10年8月5日(1998.8.5)

(33)優先権主張国 米国(US)

(71)出願人 390009531

審查請求 有

インターナショナル・ビジネス・マシーン

請求項の数44 OL (全 20 頁)

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(74)代理人 100086243

弁理士 坂口 博 (外1名)


最終頁に続く

(54) 【発明の名称】 不揮発性磁気メモリ・セルおよび装置

(57) 【要約】

【課題】 改良されたMTJセル構造およびメモリ装置アーキテクチャを提供する。

【解決手段】メモリおよび論理切り換え用途に使用するための磁気トンネル接合セルか、第一の強磁性層と、第二の強磁性層と、第二の強磁性層と、第二の強磁性層とで形成する絶縁層とで形成する絶縁層とで形成する絶縁層とで形成する絶縁層とで形成する絶縁層とで形成される。セルはさらに、第一の方向に並べられ、第一の海体セグメントとを第一の方向に対して実質的に直交する第二の方向に並べられ、第二の強磁性層に隣接して位置する第二の方向に並べられ、第二の強磁性層に隣接して位置する第二の方向に並べられ、第二の強磁性層とび唯一の単一ポートとを対象とで使用して双方向電流を書き込み導体中に発生させることを可能にする容量性構造によって終端される。双方向電流は、第一の電流方向で低インピーダンス状態をセルに書き込み、第二の電流方向で低インピーダンス状態をセルに書き込む。



【特許請求の範囲】

【請求項1】第一の強磁性層と、

第二の強磁性層と、

前記第一および第二の強磁性層の間に介揮された絶縁層と、

第一の方向に並べられ、前記第一の強磁性層に隣接する 第一の導体セグメントと、前記第一の方向に対して実質 的に直交する第二の方向に並べられ、前記第二の強磁性 層に隣接する第二の導体セクメントとを含む書き込み導 体と、

前記第一および第二の導体セグメントを終端させ、書き込み信号の存在で双方向電流を前記導体信号中に可能にする回路構造と、を含むことを特徴とする磁気トンネル接合セル。

【請求項2】前記第一および第二の強磁性層が半金属強磁性材料で形成されている請求項1記載の磁気トンネル接合セル。

【請求項3】前記回路構造が容量性素子である請求項2 記載の磁気トンネル接合セル。

【請求項4】前記回路構造か分圧回路であり、前記書き 込み信号が3値状態信号である請求項2記載の磁気トンネル接合セル。

【請求項5】前記回路構造か、

正電位に結合された第一のトランシスタと、

前記第一のトランジスタおよび回路大地電位に結合された第二のトランジスタとを含み、前記第一および第二のトランジスタが、共通の信号によって制御される相補形装置であり、前記信号が第一の状態にあるとき、電流が前記正電位から前記第一のトランシスタを介して前記導体セグメントに第一の方向で流れ込み、前記信号が第二の状態にあるとき、電流が前記導体セグメントから前記第二のトランジスタを介して前記回路大地電位に第二の方向で流れる請求項2記載の磁気トンネル接合セル。

【請求項6】前記半金属材料が、 CrO_2 、 Fe_3O_4 、 $La_{1-x}D_xMnO_3$ ($Dはアルカリ土類元素である)の形態をとる水マンガン鉱および<math>X_2MnY$ (Xは、Co、Ni、CuおよびPdのいずれかであり、Yは、Al、Sn、InおよびShのいずれかである)の形態のホイスラー合金を含む群より選択される請求項2記載の磁気トンネル接合セル。

【請求項7】実質的に直交する方向に延びて複数の交差点を形成する複数のヒット線および複数のワード線を有する磁気ランダム・アクセス・メモリ表置であって、 前記複数の交差点に対応する複数の磁気トンネル接合セ

前記複数の交差点に対応する複数の磁気トンネル接合セルを含み、

前記セルか、

第一○強磁性層と、

第二の強磁性層と、

前記第一および第二の強磁性層の間に介挿された絶縁層と、

第一の方向に並べられ、前記第一の強磁性層に隣接する 第一の導体セグメントと、前記第一の方向に対して実質 的に直交する第二の方向に並べられ、前記第二の強磁性 層に隣接する第二の導体セグメントとを含む書き込み導 体と、

前記第一および第二の導体セグメントを終端させ、受けた書き込み信号に応答して双方向電流を前記導体セグメント中に可能にする回路構造と、

前記書き込み導体を対応するヒット線およびワート線に 結合する第一のトランジスクと、

前記対応するワード線を前記第一の強磁性層に結合する 第二のトランジスタと、

前記第二の強磁性層と、対応する出力ヒット線との間に 介挿された感度増幅器と、を含むことを特徴とする磁気 メモリ装置。

【請求項8】前記第一および第二の強磁性層が半金属強 磁性材料で形成されている請求項7記載の磁気メモリ装 置。

【請求項9】前記半金属材料が、 CrO_2 、 Fe_3O_4 、 $La_{1-x}D_xMnO_3$ (Dはアルカリ土類元素である)の形態をとる水マンガン鉱および X_2MnY (Xは、Co、Xi、CuおよびPdのいずれかであり、<math>Yは、Al、Sn、InおよびSbのいずれかである)の形態のホイスラー合金を含む群より選択される請求項8記載の磁気メモリ装置。

【請求項10】前記回路構造が容量性素子である請求項8記載の磁気メモリ装置。

【請求項11】前記回路構造が分圧回路であり、前記書 き込み信号が3値状態信号である請求項8記載の磁気メ モリ装置。

【請求項12】前記回路構造が、

複数の回路構造と、

正電位に結合された第一のトランジスタと、

前記第一のトランジスタおよび回路大地電位に結合された第二のトランジスタとを含み、前記第一および第二のトランシスタが、共通の信号によって制御される相補形装置であり、前記信号が第一の状態にあるとき、電流が前記正電位から前記第一のトランジスタを介して前記導体セグメントに第一の方向で流れ込み、前記信号が第二の状態にあるとき、電流が前記導体セクメントから前記第二のトランジスタを介して前記回路大地電位に第二の方向で流れる請求項8記載の磁気メモリ装置。

【請求項13】互いに対して実質的に並行であり、第一の平面上に位置する複数の3値状態ビット線と、

互いに対して実質的に並行であり、第二の平面上に位置し、前記ヒット線に対して実質的に直交する方向に延びて複数の交差点を形成する複数の3値状態ワード線と、前記ワート線および前記ビット線それぞれを終端させ、受けた書き込み信号に応答して双方向電流を可能にする

前記複数の交差点に対応し、前記第一の平面と前記第二

の平面との間に介揮された複数の磁気トンネル接合セルであって、

第一の強磁性層と、

第二小強磁性層と、

前記第一および第二の強磁性層の間に介揮された絶縁層と、を含むセルと、

読み取りサイクル中に前記セルを前記対応するワード線 およびヒット線に結合するための手段と、を含み、前記 セルの状態が、電流を前記対応するヒット線およびワー ト線に通すことによって書き込まれ、前記セルか、前記 結合手段を動作可能にして前記セルから読み取り信号を 検出することによって読み取られることを特徴とする磁 気ランダム・アクセス・メモリ装置。

【請求項14】前記第一および第二の強磁性層が半金属 強磁性材料で形成されている請求項13記載の磁気メモ り装置。

【請求項16】前記回路構造が容量性素子である請求項 14記載の磁気メモリ装置。

【請求項17】前記回路構造が毎圧回路である請求項1 4記載の磁気メモリ装置。

【請求項18】前記回路構造か、

正電位に結合された第一のトランジスタと、

前記第一のトランジスタおよび回路大地電位に結合された第二のトランジスタとを含み、前記第一および第二のトランジスタが、共通の信号によって制御される相補形 装置であり、前記信号が第一の状態にあるとき、電流が 前記正電位から前記第一のトランジスタを介して前記尊 体セグメントに第一の方向で流れ込み、前記信号が第二 の状態にあるとき、電流が前記導体セグメントから前記 第二のトランジスタを介して前記回路大地電位に第二の 方向で流れる請求項14記載の磁気メモリ装置。

【請求項19】人力端子、出力端子および第一の書き込み導体入力端子を有する第一の事金属磁気トンネル接合セルであって、前記書き込み導体入力端子に印加される信号に応答してセットされるオン状態およびオフ状態を有し、前記すン状態が、前記入力端子と前記出力端子との間に低い抵抗を提示し、前記すフ状態が、前記入力端子と前記出力端子との間に高い抵抗を提示する第一の半金属磁気トンネル接合セルと、

入力端子、出力端子および第二の書き込み導体入力端子 を有する第二の中金属磁気トンネル接合セルであって、 前記書き込み尊体入力端子に印加される信号に応答して セットされるオン状態およびオフ状態を有し、前記オン 状態が、前記入力端子と前記出力端子との間に低い抵抗を提示し、前記オマ状態が、前記入力端子と前記出力端子との間に高い抵抗を提示する第二の半金属磁気トンネル接合セルと、を含み、前記第一および第二の書き込み導体入力端子が論理入力端子を形成し、前記入力端子と前記出力端子とか結合されて、論理裝置出力端子と前記論理入力端子との間に論理機能を実現することを特徴とする磁気論理装置。

【請求項20】前記入力端子どうしか接続され、さらに 正電位に接続され、前記出力端子どうしか接続されて前 記論理装置出力端子を形成し、それにより、前記論理機 能が論理和機能である請求項19記載の磁気論理装置。

【請求項21】前記第一のセルの前記入力端子が正電位に接続され、前記第一のセルの前記出力端子が前記第二のセルの前記入力端子に結合され、前記第二のセルの前記出力端子が前記論理装置出力端子であり、それにより、前記論理機能が論理積機能である請求項19記載の磁気論理装置。

【請求項22】正電位から前記論理装置出力端子に結合されたプルアップ抵抗をさらに含み、前記入力端子とうしか接続され、さらに大地電位に接続され、前記出力端子どうしが接続されて前記論理装置出力端子を形成し、それにより、前記論理機能が否定論理和機能である請求項19記載の磁気論理装置。

【請求項23】正電位から前記論理装置出力端子に結合されたプルアップ抵抗をさらに含み、前記第一のセルの前記入力端子が大地電位に結合され、前記第一のセルの前記出力端子が前記第二のセルの前記入力端子に結合され、前記第二のセルの前記出力端子が前記論理装置出力端子であり、それにより、前記論理機能が否定論理積機能である請求項19記載の磁気論理装置。

【請求項24】入力端子、出力端子および第三の書き込み導体入力端子を有する第三の半金属磁気トンネル接合セルであって、前記第一および第二のセルに対して前記書き込み導体入力端子に印加される信号に応答してセットされるオン状態およびオフ状態を有し、前記オン状態が、前記入力端子と前記出力端子との間に低い抵抗を提示し、前記オフ状態が、前記入力端子と前記出力端子との間に高い抵抗を提示する第三の半金属磁気トンネル接合セルと、

入力端子、出力端子および第四の書き込み導体入力端子を有する第四の事金属磁気トンネル接合セルであって、 前記書き込み導体入力端子に印加される信号に応答して セットされるすい状態およびオフ状態を有し、前記すい 状態が、前記入力端子と前記出力端子との間に低い抵抗 を提示し、前記すフ状態が、前記入力端子と前記出力端 子との間に高い抵抗を提示する第四の半金属磁気トンネ 互接合セルと、をさらに含み。

前記第一および第二のセルの前記入力端子どうしが結合 されて装置入力端子を形成し、 前記第一および第二のセルの前記出力端子が互いに、また、前記第三および第四のセルの前記入力端子に結合され、

前記第三および第四のセリの前記入力端子とうしが結合 されて前記論理入力端子を形成し、

前記第一のセルの前記書き込み導体と、前記第三のセルの前記書き込み導体とが結合されて第一の論理入力端子を形成し、前記第一のセルの前記書き込み導体が、前記第三のセルの前記書き込み導体に対して反対の向きに配置され、それにより、前記第一の論理端子に印加される信号が前記第一および第三のセルの状態を反対の状態にセットし

前記第二のセルの前記書き込み導体と、前記第四のセルの前記書き込み導体とが結合されて第二の論理入力端子を形成し、前記第二のセルの前記書き込み導体が、前記第四のセルの前記書き込み導体に対して反対の向きに配置され、それにより、前記第二の論理端子に印加される信号が前記第一および第三のセルの状態を反対の状態にセットする請求項19記載の磁気論理装置。

【請求項25】前記装置出力端子が正電位に結合され、 それにより、前記論理機能が排他的論理和機能である請 求項24記載の磁気論理装置。

【請求項26】正電位と前記論理出力端子との間にプルアップ抵抗をさらに含み、前記装置入力端子が大地電位に結合され、それにより、前記論理機能が排他的否定論理和機能である請求項24記載の磁気論理装置。

【請求項27】コンピュータ・プロセッサが形成されている第一の基板と、

磁気ランダム・アクセス・メモリが形成されている第二の基板と、を含み、前記第一の基板と前記第二の基板とがフリップチップ集積技術によって結合され、それにより、前記コンピュータ・プロセッサが前記磁気ランダム・アクセス・メモリに機能的に結合されていることを特徴とする不揮発性磁気メモリを有するコンピュータ集積回路。

【請求項28】前記磁気ランダム・アクセス・メモリが、実質的に直交する方向に延びて複数の交差点を形成する複数のビット線および複数のワード線を含み、前記磁気メモリが、

前記複数の交差点に対応する複数の磁気トンネル接合セルを含み、

前記セルか、

第一の強磁性層と、

第二の強磁性層と、

前記第一および第二の強磁性層の間に介揮された絶縁層と、

第一の方向に並べられ、前記第一の強磁性層に隣接する 第一の導体セグメントと、前記第一の方向に対して実質 的に直交する第二の方向に並べられ、前記第二の強磁性 層に隣接する第二の導体セグメントとを含む書き込み導 作と、

前記第一および第二の導体セクメントを終端させ、受けた書き込み信号に応答して双方向電流を前記導体セグメント中に可能にする回路構造と、

前記書き込み導体を対応するビット線およびワード線に 結合する第一のトランジスタと、

前記対応するワード線を前記第一の強磁性層に結合する 第二のトランジスタと、

前記第二の強磁性層と、対応する出力ビット線との間に 介挿された感度増幅器と、を含む請求項27記載のコン ヒュータ集積回路。

【請求項29】前記第一およひ第二の強磁性層が半金属 強磁性材料で形成されている請求項28記載のコンピュ 一夕集積回路。

【請求項30】前記半金属材料が、 CrO_2 、Fe3 O_4 、 $La_{1-x}D_xMnO_3$ (Dはアルカリ土類元素である) の形態をとる水マンガン鉱および X_2MnY (Xは、Co、Ni、CuおよびPdのいずれかであり、Yは、A1、Sn、InおよびSbのいずれかである)の 形態のホイスラー合金を含む群より選択される請求項29記載のコンピュータ集積回路。

【請求項31】前記回路構造か容量性素子である請求項29記載のコンピュータ集積回路。

【請求項32】前記回路構造が分圧回路であり、前記書 き込み信号が3値状態信号である請求項29記載のコン ヒュータ集積回路。

【請求項33】前記磁気ランダム・アクセス・メモリ か

互いに実質的に並行であり、第一の平面上に位置する複数の3値状態ビット線と、

互いに実質的に並行であり、第二の平面上に位置し、前 記ピット線に対して実質的に直交する方向に延びて複数 の交差点を形成する複数の3値状態ワード線と、

前記ワード線および前記ピット線それぞれを終端させ、 受けた書き込み信号に応答して双方向電流を可能にする 複数の回路構造と、

前記複数の交差点に対応し、前記第一の平面と前記第二の平面との間に介揮された複数の磁気トンネル接合セルであって、

第一の強磁性層と、

第二の強磁性層と、

前記第一および第二の強磁性層の間に介挿された絶縁層と、を含むセルと、

読み取りサイクル中に前記セルを前記対応するワード線 およびビット線に結合するための手段とをさらに含み、 前記セルの状態が、電流を前記対応するビット線および ワート線に通すことによって書き込まれ、前記セルが、 前記結合手段を動作可能にして前記セルから読み取り信 号を検出することによって読み取られる請求項29記載 のコンピューク集積回路。 【請求項34】前記第一および第二の強磁性層が丰金属 強磁性材料で形成されている請求項33記載のコンピュ ータ集積回路。

【請水項35】前記事金属村口が、CrO2、F63O4、La1-xDxMnO3(Dはアルカリ土類元素である)の形態をとる水マンガン鉱およびX2MnY(Xは、Co、Xi、CuおよびP1のいずれかであり、Yは、A1、Sn、InおよびS1のいずれかである)の 形態のホイスラー合金を含む群より選択される請求項34記載のコンピュータ集積回路、

【請求項36】前記回路構造が容量性素子である請求項33記載のコンピュータ集積回路。

【請求項37】前記回路構造か分圧回路である請求項3 3記載のコンピュータ集積回路。

【請求項38】前記回路構造か、

正電位に結合された第一のトランジスタと、

前記第一のトランジスタおよび回路大地電位に結合された第二のトランジスタが、共通の信号によって制御される相補形装置であり、前記信号が第一の状態にあるとき、電流が前記正電位から前記第一のトランジスタを介して前記導体セグメントに第一の方向で流れ込み、前記信号が第二の状態にあるとき、電流が前記導体セグメントから前記第二のトランジスタを介して前記回路大地電位に第二の方向で流れる請求項33記載のコンピュータ集積回路。

【請求項39】集價的に直交する方向に延びて複数の交差点を形成する複数のビット線および複数のワート線を 有する磁気ランダム・アクセス・メモリ論理アレイであって、

前記複数の変差点に対応する複数の磁気トンネル接合セルを含み、

前記セルが、

第一の強磁性層と、

第二の強磁性層と、

前記第一および第二の強磁性層の間に介揮された絶縁層と、

第一の方向に並べられ、前記第一の強磁性層に隣接する 第一の導体セグメントと、前記第一の方向に対して実質 的に直交する第二の方向に並べられ、前記第二の強磁性 層に隣接する第二の導体セグメントとを含む書き込み導 体と、

前記第一および第二の導体セグメントを終端させ、受けた書き込み信号に応答して双方向電流を前記導体セグメント中に可能にして、対応するセルを低抵抗状態および高抵抗状態のいずれかにセットする回路構造と、を含み、前記複数の磁気トンネル接合セルの少なイとも一部が相互接続されて組み合わせ論理機能を実現し、前記アレイが、セルの前記少なくとも一部の状態および前記組み合わせ論理機能に関連する少なくとも一つの出り信号を有することを特徴とする磁気ランダム・アクセス・メ

モリ論理アレイ。

【請求項40】前記第一および第二四強磁性層が半金属 強磁性材料で形成されている請求項39記載の磁気ラン ダム・アクセス・メモリ論理アレイ。

【請求項41】前記半金属材料が、C rO_2 、Fe3 O_4 、L $a_{1-x}D_xMnO_3$ (Dはアルカリ土類元素である)の形態をとる水マンガン鉱および X_2MnY (Xは、Co、Ni、CuおよびPdのいずれかであり、Yは、A1、Sn、InおよびSbのいずれかである)の形態のホイスラー合金を含む群より選択される請求項40記載の磁気ランダム・アクセス・メモリ論理アレイ。【請求項42】前記回路構造が容量性素子である請求項40記載の磁気ランダム・アクセス・メモリ論理アレイ。

【請求項43】前記回路構造が分圧回路であり、前記書 き込み信号が3値状態信号である請求項40記載の磁気 ランダム・アクセス・メモリ論理アレイ。

【請水項44】前記回路構造か、

正電位に結合された第一のトランジスタと、

前記第一のトランジスタおよび回路大地電位に結合された第二のトランジスタとを含み、前記第一および第二のトランシスタが、共通の信号によって制御される相補形装置であり、前記信号が第一の状態にあるとき、電流が前記正電位から前記第一のトランジスタを介して前記導体セグメントに第一の方向で流れ込み、前記信号が第二の状態にあるとき、電流が前記導体セグメントから前記第二のトランジスタを介して前記回路大地電位に第二の方向で流れる請求項40記載の磁気ランダム・アクセス・メモリ論理アレイ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は一般に磁気記憶装置 に関し、より具体的には、不揮発性磁気メモリ・セルな 引びに同メモリ・セルを使用するメモリおよび論理切り 換え装置に関する。

[0002]

【従来の技術】コンピュータ・メモリ用のメモリ・セルに望まれる特性は、高速、低消費電力、不揮発性および低コストである。低コストは一般に簡単な作製方法および高いセル密度の使用によって達成される。タイナミック・ランダム・アクセス・メモリ(DRAM)セルは高速であり、電力をほとんど消費しない。しかし、DRAMセルの内容は揮発性であり、したがって、種ごとに何度もリフレッシュされなけれはならない。フラッシュ型EEPROMセルは不揮発性であり、低い感知力を有し、単一装置として構成されている。しかし、EEPROMセルは一般に、データ内容を書き込むのに何マイクロ種を料要し、そのような内容を消去するのに何ミリ科をも要する。この遅いアクセス時間がEEPROMセルをも要する。この遅いアクセス時間がEEPROMセルを多くの用意、特にコンピューク主メモリにおける使用

にとって望ましてないものにする。

【0003】DRAMとは違い、情報を強磁性領域の磁 化の向きとして記憶する磁気メモリ・セルは、記憶した 情報を長期間保持することができ、したがって、不揮発 性といえる。磁気状態を使用して強磁性領域の近くの材 料の電気抵抗を変化させる特定のタイプの磁気メモリ・ セルは、総称的に磁気抵抗(MR) メモリ・セルとして 知られている。このようなMR メモリ・セルのアレイか 一般に磁気RAMまたはMRAMと呼ばれている。MR AM装置は、最初、米国特許第3, 375, 091号 て、MR感知を利用する双安定磁気素子の形態で発案さ れた。MRAMのセルは、磁性金属および台金の異方向 性磁気抵抗(AMR)効果に基づいて設計されたもので ある。MRAMセルは、論理状態 () を表す「髙い」抵抗 と、論理状態1を表す「低い」抵抗とを有する二つの安 定な磁気形状を有している。しかし、AMR効果の大き さは大部分の強磁性系で一般に5%未満であり、これが 感知信号の大きさを制限している。これは、そのような 装置の非常に遅いアクセス時間に転化される。

【0004】最近、Tangらによって「Spin-Valve Ram Celly IEEE Trans. Magn., Vol. 31, 3206 (199 5) に開示されたように、巨大磁気抵抗 (GMR) を示 すスピンバルブ構造を使用する、より高感度で効率的な プロトタイプMRAM装置が作製された。開示された基 本的記憶素子は、1対の磁性層を薄い銅のスペーサ層に よって隔てたものからなるストライプである。一方の磁 性層の磁化が、薄い反強磁性層への交換カップリングに より、固定された磁気方向にピン止めされ、他方の層の 磁化は自由である。自由な層の磁化かピン止めされた層 の磁化と同じであるときのセルの抵抗は、両層の磁化が 互いに反対であるときよりも低い。これら二つの磁気構 造が「0」および「1」の論理状態を表す。このような 装置は、14%もの抵抗変化を示し、その結果、以前の MRAMセルよりも高い信号レベルおよび速いアクセス 時間が得られる。しかし、セルの内容を読み取ると、内 容は破壊される。そのうえ、スピンバルブ装置の本来低 い抵抗が高い感知力を要求し、それが、高密度メモリ装 置の製造を妨げる。

【0005】磁気トンネル接合(MTJ)は、AMRまたはGMRセルとは実質的に異なる物理的原理に基づく。MTJでは、2枚の磁性層が絶縁トンネル遮断層によって隔でられ、2枚の強磁性層の間の電子導通のスピン偏極トンネル効果から磁気抵抗が生じる。トンネル電流は、2枚の強磁性層の磁化の相対的な向きに依存する。あるMTJがMooderaらによって「Large Magnetoresistance at Room Temperature in Ferromagnetic Thin Film Tunnel Junctions」Phy. Rev. Lett.、Vol. 74、No. 16、April 17、1995、pp 3273-3276に記載されている。

【0006】MTJの概略を図1に示す。中枢部品は、

絶縁層によって隔てられた2枚の強磁性金属層(FM1 およびFM2)を含む3枚の層を挟み合わせたものであ る。FM1 (102) およひFM2 (104) の厚さ は、数原子層から数ミクロンまでの範囲のいかなる数値 てあってもよい。絶縁層106の厚さは1~10ナノメ ートル(nm)の範囲である。電圧108がFM層102 および104に印加されると、一方のFM層からの電子 か絶縁層106を貫通し、他方のFM層に進入して、ト ンネル電流と呼ばれる電流 1 7を発生させる。トンネル 電流 14の大きさは電圧の大きさに依存する。MTJの 抵抗は $R=V imes I_4$ と定義され、これはまた、印加電流 の関数である。抵抗の大きさはまた、FM層102の磁 化とFM層104の磁化との関係にも依存する。両層の 磁化が互いに対して平行であるとき、Rは小さな値R minをとる。両層の磁化が反平行であるとき、Rの大き さはその最大値R_{max}になる。これらの極限値の間の範 囲 ($0 < \theta < 180°$) では、抵抗の値は最小値と最大 値との間で変化する。

【0007】一般に、FM1 (102)の磁化を特定の方向に固定し(たとえば、より高い飽和保磁力の材料を有することにより、または、スピンパルブの場合のようにそれを反強磁性交換によってビン止めすることにより)、一方でFM2 (104)の磁化方向を印加磁場によって変化させると、所望の抵抗を達成することができる。

[0008]

【発明が解決しようとする課題】MT J 装置は、それをメモリ用途に使用するのに望ましくするいくつかの特性を有するが、これまで実施上の制限がこれらの製品の市販化の成功を妨げてきた。したがって、商業的用途におけるMT J セルの使用を成功させるために、改良されたMT J セル構造およびメモリ装置アーキテクチャが求められる。

[0009]

【課題を解決するための手段】本発明の一つの形態によ ると、メモリおよび論理切り換え用途に使用するための 磁気トンネル接合セルであって、第一の強磁性層と、第 二の強磁性層と、第一および第二の強磁性層の間に介挿 されて磁気トンネル接台素子を形成する絶縁層とを有す る磁気トンネル接合セルが形成される。セルはまた、第 一の方向に並べられ、第一の強磁性層に隣接して位置す る第一の導体セクメントと、第一の方向に対して実質的 に直交する第二の方向に並べられ、第二の強磁性層に隣 接して位置する第二の導体セグメントとを有する書き込 み尊体を含む。セルはさらに、第一および第二の尊体セ クメントを終端させ、モノオーラ書き込み電圧および唯 一の単一ポート書き込み端子を使用して双方向電流を書 き込み導体中に発生させることを可能にする国路素子を 含む。双方向電流は、第一の電流方向で高インピーダン 乙状態をセルに書き込み、第二の電流方向で低インビー グンス状態をセルに書き込む。

【0.0.1.0】好ましては、第一および第二の強磁性層は、主金属強磁性材料で形成されている。そこような材料は、 $C.r.O_2$ 、 $F.e._3O_4$ 、 $L.a._1-xD_xM.n.O_3$ (Dはアルカリ土類元素である)の形態をとるホマンガン鉱および $X_2M.n.Y$ (Xは、C.o...N.i.)の取よびPdのいずれかであり、Yは、A.I...S.n.、I.n.およびS.h.のいずれかである)の形態のボイスラー合金を含む。主金属強磁性材料は、理想に近い切り換え特性を有するセルをもたらす近全スピン偏極を特徴とする。

【0011】双方向電流を可能にする同路素子は、第一の方向で電荷を蓄積し、第二の方向で電流を放出するコンデンサ構造の形態をとることができる。回路素子はまた、分圧回路の形態をとることもできる。ハイボーラ書き込み電圧が利用できる代替態様では、回路素子は、大地電位に対する抵抗端子の形態をとることができる。

【0012】本発明のもう一つの実施態様によると、複 数のピット線および複数のワート線を含む磁気ランダム ・アクセス・メモリ(MRAM) 装置が形成される。ビ ット線とワート線とは、実質的に直交する方向に延び て、複数の交差点を形成する。MRAMはさらに、一つ。 つが各交差点に対応する複数の磁気トンギル接合セル を含む。七月は、第一の強磁性層と、第二の強磁性層 と、これらの強磁性層の間に介挿された絶縁層とで形成 されている。各七川はまた、第一の方向に並べられ、第 一の強磁性層に隣接する第一の導体セグメントと、第一 の方向に対して実質的に直交する第二の方向に並べら れ、第二の強磁性層に隣接する第二の導体セグメントと を有する書き込み導体を含む、各七月の書き込み導体。 は、双方向電流を可能にする回路素子、たとえば容量性 構造で終端している。第一のトランジスタが書き込み薄 体を対応するヒット線およびワート線に結合する。第二 のトランジスタか、読み取り信号をセルに印加するた め、対応するワート線を第一の強磁性層に結合する。各 セルは、第二と強磁性層と、対応する出力ヒット線との 間に介挿された、印加された読み取り信号を検出するた めの、対応する感度増幅器を有している。

【0.0.1.3】好ましては、第一および第二の強磁性層は、半金属強磁性材料で形成されている。そのような材料は、 $C.r.O_2$ 。 $F.e._2O_4$ 。 $L.a._{F,X}D_XMn.O_3$ (Dはアルカリ土類元素である)の刑態をとる水でシカン鉱および $X_2Mn.Y.(X$ は、C.o.,N.i.,C.u.およびF.d.のいずれかであり、Yは、A.I.,S.n.,I.n.およびS.b.のいずれかであり、の刑態のホイスラー合金を含む。半金属強磁性材料は、理想に近い切り換え特性を存するとりをおたらず近全スピン偏極を特徴とする。これが、簡単がつ迅速に読み取られるMR.AMをもたらす。

【0014】本発明のもう一つの実施態様によると、互いに対して実質的に並行であり、第一の平面上に位置する複数の3値状態ヒット線を含む磁気ランダム・アフセ

ス・メモリ (MRAM) 装置が形成される。MRAMはまた、互いに対して実質的に並行であり、第二の平面上に位置する複数の3値状態ワート線を含む、ワート線とビット線とは実質的に進度し、複数の交差点を有する行列のアレイを設ける、各ロート線およびビット線は、双方向電流を可能にする回路素子、たとえば容量性構造で終端している。MRAMは、交差点に対応する複数の磁気トンネル接合セルを含む。セルは、第一の平面と第二の平面と可聞に介揮され、第一の強磁性層と、それらの強磁性層の間に介揮された絶縁層とで形成されている。

【0015】MRAMはさらに、読み取りサイクル中に各セルを対応するワート線わよびピット線に結合し、書き込みサイクル中にセルをワート線およびピット線から電気的に切り離すための手段を含む。セルの状態は、セルを偏極させるのに十分な磁場を設ける電流を対応するピット線およびワート線に通すことによって書き込まれる。セルは、結合手段を動作可能にし、読み取り信号をセルに提供することによって読み取られる。

【0.0.1.6】好ましては、第一および第二の強磁性層は、非金属強磁性材料で形成されている。そのような材料は、 $C.r.O_2$ 、 $F.e._3O_4$ 、 $L.a._{1-x}D_XMn.O_3$ (Dはアリカリ上類元素である)の形態をとる水マンガン鉱および $X_2Mn.Y.(X_1d.,Co.,N.i.,Cu.およびPd.のいずれがであり、Yは、<math>A.1$ 、S.n.,I.n.およびSb.のいずれがである)の形態のホイスラー合金を含む。半金属強磁性材料は、理想に近い切り換え特性を有するセルをもたらず近全スピン偏極を特徴とする。これが、簡単がつ迅速に読み取られるMR.AMをもたらず。

【0017】本発明のもう一つの態様によると、それぞれが入力端子、出力端子および第一の書き込み導体入力端子を有する第一および第二の半金属磁気トンネル接合セルを含む磁気論理装置が形成される。第一の半金属磁気トンネル接合セルは、書き込み導体入力端子に印印が進む。大力端子にでは、大力端子と出力端子と出力端子と出力端子を提示し、オフ状態は、入力端子と出力端子と出力端子と出力端子を提示する。第一とよび第二のセルの書き込み導体入力端子が論理入力端子を形成し、入力端子と出力端子との間に種々の論理表で表現する。このような論理機能は、論理和、否定論理和、論理積載とで排他的論理和の論理機能を含む。

【0018】本発明のさらに別の実施態様によると、コンピュータ・プロセッサが形成されている第一の基板と、磁気ランダム・アクセス・メモリが形成されている第二の基板とを含む、不揮発性磁気メモリを有するコンピュータ集積回路が形成される。第一および第二の基板は、好ましては、フリップチップ集積技術を使用して結合されて、コンピュータ・プロセッサが機能的に磁気ラ

ングム・アクセス・メモリに結合されるようになる。 【0019】本発明の前記ならびに他の目的、特徴およ ご利点は、添付日面と関連させて参照される本発明の例 示的な実施態様の以下の詳細な説明から明らかになるで あろう。

[0020]

【発明の実施の形態】MTJセルは、論理状態を示すために使用することができる、対応する可変性の抵抗を有している。第一および第二の強磁性層における磁化の向きが平行であるとき、MTJセルの抵抗は低い。磁化の向きが反平行であるとき、抵抗は高い。これら三つの抵抗状態は、直交電流をそれぞれ第一および第二の方向でセルに隣接する導体に印加することにより、セルに書き込むことができる。

【0021】図さおよび3は、本発明のMTJセルの平 面図を示す。MTJセルは、第一の強磁性(FM)層、 第二のFM層およびそれらの強磁性層の間に介挿された 絶縁層を有する積層構造として形成されたMTJ素子2 0.0を含む。好ましては、FM層と接触する従来の金属 層の上に導電トレースを形成することにより、第一の電 気端子202が第一のFM層に結合され、第二の電気端 子204か第二のFM層に結合されている。MTJセル の抵抗は、第一および第二の電気端子202、204の 間で測定することかできる。MTJセルはまた、MTJ 素子200の下を第一の方向(Y軸)に沿って延びる第 一の導体セグメント206を含む。第二の導体セグメン ト208か、MTJ素子200の上を、第一の方向に対 して直交する第二の方向(X軸)に沿って延びている。 第一の導体セグメント206は第一の容量性構造210 で終端し、第二の導体セグメント208は第二の容量性 構造212で終端している。容量性構造210、212 は、電界効果トランシスタのゲート端子の利用をはじめ とする、従来技術で公知のいかなる方法で形成してもよ い。第一の尊体セグメントと第二の尊体セグメントとが 接続されて、書き込み信号を印加するための共通入力端 子214を形成している。

【0.0.2.2】図2を参照すると、電位が入力端子214に印加されると、電流が客量性構造210、212の中に流れ、それにより、第一のセグメント206(+Y方向)および第二のセグメント208(+X方向)に直交電流を生しさせる。これらの電流は、容量性構造210、212が充電されるまで流れる。MTJ素子200に隣接して流れる直交電流が積層構造の磁気偏極を反平行方向に生じさせ、それが端子202、204の間に高い抵抗を生じさせる。一般に、0.1~1.0maの範囲の電流が磁気状態の変化を誘発するのに十分である。

【0023】コンデンサビ10、212が充電されると、国際に示すように、入り端子214を接地することにより、反対の直次方向の電流をセグメント206.208中に誘発することができる。-X、-Y方向の電流

がMTJ素子200を偏極させて積層構造の磁化を平行 方向に生しさせ、それにより、端子202、204の間 に低い抵抗を生しさせる。導体セグメントを電荷蓄積 量性構造で終端させることにより、モノポーラ書き込み 電圧信号およびセルへの単一ボート入力端子を使用して 双方向電流を生じさせることができる。

【0024】MTJセルの書き込み噂体を終端させるコンデンサ210、212が、二つの状態をセルに書き込むために必要な双方向電流をセルに隣接するところで生しさせる簡便な方法を提供する。しかし、双方向電流を生じさせる他の方法を用いてもよい。たとえば、書き込み簿体は、電圧を電圧中間点のあたりに維持する分圧回路によって終端させてもよい。分圧器は、図4に示すように、トランジスタまたは抵抗赤子216、218およづ220、222で形成することができる。書き込み導体が高インピーダンス状態にあるとき、電流は流れない。しかし、書き込み導体が最大電位になると、電流は分圧器から第二の方向に流れる。

【0025】図5は、MTJ素子200の層構造および 適体セグメント206、208の向きをさらに示す断面 図である。MTJ素子200は、第一の強磁性(FM) 層302、第二の強磁性(FM)層30寸およびそれら のFM層の間に介揮された絶縁層306を含む。第一の 適体セグアント206が第一のFM層302の下に設け られ、電気絶縁層308がFM層302と導体セグメント206との間に介揮されている。同様に、絶縁層31 0が第二の導体セグメント208を第二のFM層304 から隔でている。このようにして、導体セグメント20 6、208に印加された電流は、積層構造に隣接すると ころで磁場を生じさせるが、MTJ素子200の中を流 れることはない。

【0026】好ましくは、第一のFM層302および第二のFM層304は、完全に近いスピン偏極を示す事金属強磁性材料を使用して形成されている。スピン偏極が100%に近づくにつれ、MT丁素子200は、きわめて高いオフ抵抗を有する理想的なスイッチのように働く。この抵抗は100~10、000 $K\Omega + \mu^2$ (キロオーム・ミクロ)自乗)のオーダである。公知の事金属強磁性材料は、CTO2、Fe3〇4、La $1-\chi$ D χ M π O3(1)はアルカリ土類元素である)の升態をとる水マンガン鉱および χ 2M π Y(Xは、 χ Co、 χ Ni、 χ Cu、 χ Pdなどのいずれかであり、 χ Vは、 χ Co、 χ Ni、 χ Cu、 χ Pdなどのいずれかである)の形態のホイスラー合金を含む。また、他の事金属強磁性材料が行業利用可能になり、本発明で使用するのに受け入れられる性質を示すまのと期待される。

【0.027】好ましては、半金属強磁性層は、 $1\sim10$ 0mの範囲の厚さで形成される。半金属強磁性層の間に介挿される絶縁層は、約 $0-5\sim10$ mの範囲の厚さを

有するA1 $_2$ O $_3$ 、TiO $_2$ 、MgO、SiO $_2$ 、A1Nなどの材料であることができる。

【ロロコS】図らは、本発明にしたがって形成されたM RAMアレイの一部を示す。図示するMRAMアレイの 部分は、4個のメモリ・セル400-1、400-2、 400-3、400-4を含む。しかし、有用なメモリ 装置がはるかに多くのセル(何十万個、何百万個という オータ)で形成され、この限定部分が単に本発明の作動 原理を説明するだけであるということが当該技術で十分 に理解されよう。各七月400は、図2、3および5に 関連して論したように、MTJ素子402、直交書き込 み噂体404、406およびコンデンサ408、410 を含む。セル400は行列に配置され、垂直方向に延び るヒット線412と、水平方向に延びるワート線414 との交差点に対応する。七月400ことに、ワード線4 14に結合されたゲート端子と、MTJ素子402の直 **支書き込み導体に結合されたトレン端子とを有する第一** のトランジスタ416がある。セル400-3および4 00-4は、簡潔に示すため、トランジスタ416およ び対応する書き込み導体なしで示されているが、そのよ うな部品がこれらのセルにも含まれることが理解されよ

【0029】第一の抵抗状態を七年400に書き込むた めには、電圧借号を対応するビット線412およびワー 上線414に印加し、それにより、電流をトランジスタ 416を介してコンデンサ408、410(または、双 方向電流に対応する他の回路素子)に流れ込ませる。こ の電流が、国2に関連して論した方法で、MT工業子4 00を偏極させる。第二の抵抗状態をセル400に書き 込むためには、大地レベル電位をビット線412に印加 すると同時に、正電圧を、選択されたセル400の対応 するワート線414に印加する。これがトランジアタ4 0.6を偏倚させて、コンデンサ408、410に蓄積さ れた電荷がビット線412に放電され、それにより、図 3に関連して論じたように、MTJ素子402を低抵抗 状態に偏極させるために必要な逆方向電流を生じさせ る。コンデンサ408、410が、必要な電流を生しさ せるのに十分な電荷を含むことを保証するために、コン デンサ408、410は、書き込みサイクルの第一の部 分で充電したのち、放電させて第二の抵抗状態を生じさ せてもよい。

【0.03.0】 MRAMセルの書き込み導体を終端させるコンデンサ4.08、4.10は、双方向電流を可能にする他の回路実施態様で置き換えることができる。図 7 は、このために書き込み導体を終端させるために使用されるトランジスタ回路を示す。コンデンサ4.0.8の代わりに、Y方向書き込み導体セグメントは、第一ボトランジスク4.3.0 および第二のトランジスク4.3.2 は、電源Vはと大地電位との間に直列に接続された相補形装置であ

る。トランジスタ430、432のゲートは互いに接続 され、また、対応するセル400のビット線に接続され ている。上型装置であるトランジスタ430のワース は、N型装置であるトランジスタ432のドレンおよび Y 方向書き込み導体404に接続されている。N 方向書 き込み導体セグメント406も同様に、相補形トランジ スタ対434、436によって終端されている。ビット 線412およびワード線414がいずれも高になると、 トランジスタ432および436がけいになり、電流。 か、トランジスタ432の中を-Yから+Yの方向に流 れ、また、トランジスタ436の中を一Xから・Xの方 向に流れる。しかし、ワート線414か高であるときに ビット線412か低になると、トランジスタ432、4 3.6はオフになり、同時にト型トランジスタ4.3.0、4 34かオンになる。すると、電流は、トランジスタ43 ロの中をエYから-Yの方向に流れ、また、トランジス タ434の中をモNから、Nの方向に流れる。このよう にして、「1」または「0」をセル402に書き込むこ とができる。

【0031】MRAMTL不はまた、セル400の抵抗 決態を確認するため、読み取り回路を含む。読み取り回 路は、好ましくは、対応するワート線414に結合され たゲート端子と、読み取りイネーブル線420に結合されたゲート端子と、読み取りイネーブル線420に結合されたアース端子とを有する第二のトランジスタ418を含む。電流は読み取り動作中にしかセルに印加されないため、読み取りイネーブル信号はMRAMの電力を節約する。各MTJ率子の第二の端子は、対応する歴度増幅器422に結合されている。ビアト線の列と対応するMTJ率子402ごとの態度増器422の出力は、論理和機能によって結合される。これは、出力どうしを配線で結合するが、各ビット線412に対応する論理和ゲート424を使用することによって達成することができる。

【0032】選択されたセル400の状態を読み取るためには、読み取りイネーブル線420および対応するワート線414を正の電圧レベルにする。感度増幅器422は、好ましては、印加電圧およびMTJ抵抗に応答する検出器を含む。感度増幅器422は、MTJ素子が低抵抗状態にあるとき第一の信号レベルを検出し、その出力で論理しベル「1」を主す。同様に、感度増幅器422は、MTJ素子が高抵抗状態にあるとき第二の信号レベルを検出し、論理レベル「0」を示す。感度増幅器422の出力はピット線論理和ゲート424に結合され、このゲートは適当なデコート回路(図示せず)に結合されている。

【0033】図8は、本発期にしたがって形成された代替のMRAMトポロジーを示す。図6と同様に、図8のMRAMは、ピット線504とワード線506との支差点に隣接する複数のMTJセル502で形成されてい

る。MTJ素子502は、素子502の下を垂直に延びるビット線と、素子502に上を水平に延びるワート線との間に位置している。このようにして、ワード線506およびビット線504は、各MTJ素子502にかかる直交書き込み導体セグメントを直接形成する。各ビット線504および各ワート線506は、双方向電流を可能にする回路素子、たとえば容量性素子508で終滞している。MRAMは、好ましては、メモリ问路アレイにとって従来的な方法で形成されたビット線デコータットライハ回路510およびワート線デコータッドライバ回路512を含む。

【0034】抵抗状態を対応するMTJ素子502に書 き込むには、電流が、対応するビット線504およびワ ード線506の両方に流れて、素子502を偏極するの に充分な磁場を発生させなければならない。電流が七八 のワート線またはビット線のいずれかだけを流れると き、そのセルは半選択状態といわれ、その抵抗状態は変 わらない。図10は、第一の抵抗状態をMTJセル50 2-1に書き込む場合を示すタイミング図である。時間 toで、ビット線Boは高インピータンス状態に保持さ れ、同時に、書き込みラインWuか低になってコンデン サCwoを放電させる。コンデンサCwoが時間toて電荷 を有するならば、期間 tip~ tipの間、電流がWipに流れ る。しかし、この期間中はビット線が高インピータンス 状態に保持されているため、電流はビット線には流れ ず、ワート線Woに対応するセルは丰選択状態にしかな らない。

【0035】時間t₁で、ワート線が高インピータンス 状態に置かれ、ヒット線りoが低になってコンデンサC BOを放電させる。前記と同様、ヒット線を流れる電流は ビット線治いのセルを半選択するだけであり、それらの セルのインビーダンスを変化させない。コンデンサ C_{BO} およびCWOが放電すると、ビット線BOおよびワート線 Woが高になり、それにより、磁気モーメントを第一の 抵抗状態に偏極させるのに必要な直交電流がセル502 - 1 に隣接するところで発生する。ビット線 B ŋ および ワート線Woに対応するさらなるセル502は、丰選択 状態でしかないため、変化のないままである。図11 は、セル502-1の抵抗状態を第二の抵抗状態に変化 させる書き込みサイクルのタイミングを例示する。この プロセスは、図10に関連して説明したプロセスと類似 しているが、コンデンサが、はじめ時間 tig~ tigの間に 充電されたのち、時間 ${f t}_2 {f v}_3$ の間に放電される。

【0036】図8のMRAMでは、各ヒット線504をよびワート線506は、容量性構造508ではなく、分 正構造で終端させることができる。この場合、ビート線 およびワード線が高インヒーダンス状態にあるとき、電 流は流れない。しかし、両線が高になると、電流は第一 の方向に流れて分圧構造に入り、両線が低になると、電流は分圧構造から第二の方向に流れる。この実施性様は MRAMの零入力電流を増すが、これは、書き込み動作の間にだけ分圧構造を動作可能にすることによって対処することができる。分圧構造を使用することにより、容量性構造が選択されたセルに対して書き込みを行うのに適切な初期状態にあることを保証する必要がもはやなくなるため、同:0 および 1 1 の前記書き込みサイクルが一段階プロセスに簡素化される。さらなる代替として、デコーダートライバ回路 5 1 0、5 1 2 が双方向電圧出力で形成されるならば、ビット線およびフート線を適当な抵抗を介して大地電位に接続するだけで、求められる双方向電流を達成することができる。

【0037】図9は、読み取り回路の例をさらに示す。 図8のMRAMのセル502を示す暗図である。トラン シスタ520がセル502の第一のFM層を対応するワ ート線506に結合している。トランシスタ520のゲ ートは読み出しイネーブル信号に結合されている。セル 502の第二のFM層は、対応するビット線504に接 続されている。読み取りイネーブル信号が存在すると き、ワート線506上で提示される信号が読み取り電流 を発生させてトランジスタ520およびセル502に通 してピット線504に入れる。各ピット線は、読み取り 電流を感度増幅器524に結合するための第二のトラン シスタ524と、読み取り動作中に容量性構造508を ヒット線から反結合するための第二のトランジスタ52 6とを含む。同様に、各ワート線は、読み取り動作中に 容量性構造508をワート線から反結合するための第三 のトランジスタ508を含む。トランジスタ500、5 2.6 および 5.2.8 かNMOS装置であるとき、トランジ スタ522のケートに直接印加された読み取りイネーフ 九信号は、インバータ530に通され、トランジスタ5 26、528のゲートに結合される。このように、1本 の制御線しか要らない。あるいはまた、トランジスタ5 22は、トランシスタ526、528に対して相補形装 置であることもでき、その場合、インハータ530なし て共通のイネーブル信号によって駆動される。

【0038】図9の読み取り回路は、トランジスタ52 0がワート線506に結合され、感度増幅器がトランジスタ522を介してビット線504に結合されているように示すが、この回路は、ビット線とワート線とを互いに逆にしても等価に設計できることが理解されよう。

【0039】因6わよび8のMRAM装置は、独立型メモリ装置に適用可能であるたけでなく、内部レジスタおよびキャッシュ・メモリとして使用するためにマイクロコロセッサに集積することもできる。集積しやすくするため、フリップチップ実装技術を使用して二つの製作技術を合併することが好ましい。

【0040】MTJセルが半金属強磁性材料で形成されているとき、改善された切り換え特性が磁気論理ゲートの構築を可能にする。図12を参照すると、MTJセルで形成された論理積ケートが示されている。このゲート

は、第一のMTJセル700を第二のMTJセル700と直列に接続したもので形成されている。第一のMTJセル700の書き込み導体が第一の論理入力(A)を形成し、第二のMTJセル702の書き込み導体が第二の論理入力(B)を形成している。ケートはまた、第一のMTJセル700に接続された入力端子704と、第二のMTJセル702に結合された出力端子706とを有している。正電圧が入力端子704に印加されると、ケートは、以下に示す論理様ゲートの真理値表にしたがって作動する。

【0041】 【表1】

表 1:

【0042】出力は、入力を論理低電位に接続し、出力端子706からのプリアップ抵抗を正の電源に接続することによって逆転させることかできる。この設計では、否定論理積機能が達成される。

【0043】同様に、MTJセルは、図13に示すように、論理和了否定論理和ゲートを形成するように設計することもできる。この実施態様では、第一のMTJセル802とが並列に接続されている。いずれかのMTJセルか磁化されてセルの抵抗が低くなると、入力端子804に印加された信号が出力端子806に通される。

【0044】図12および13のいずれでも、MTJセルの書き込み導体は、各七川か論理入力端子A、Bで印加される信号に対して同じように応答するように配置されている。換言するならば、図3および2に関連してそれぞれ記載したように、正電圧の印加がセルを低抵抗状態に置き、大地電位の印加がセルを高インピーダンス状態に置く。

【0045】図14は、本発明にしたがって形成された排他的論理和ゲートの実施態様を示す。排他的論理和ゲートは、並列に接続されたMTJセル900、902の第一の対と、互いには並列に、第一の対のセルとは直列に接続されたMTJセル904、906の第二の対とで形成されている。セル900および904は、論理入力端子Aに印加される信号に応答する書き込み尊体によって制御され、セル902、906は、論理入力端子Bに印加される信号に応答する。セル900および902の

書き込み導体は、高入力信号か、セルを低抵抗状態に (+x、+y) 磁化する第一の方向への電流を誘発する ように配置されている。セル904および906中の書 き込み導体は、髙入力信号が、セル904、906を髙 抵抗状態に(-x、-y)磁化する第二の方向への電流 を誘発するよう、セルリ00、902中の書き込み導体 に対して反対の向きである。その結果、高レヘル信号が 端子Aに印加されると、セル900は低抵抗状態にセッ トされ、セル9 O 4 は高抵抗状態にセットされる。同様 に、高レベル信号が端子Bに印加されると、セル902 は低抵抗状態にセットされ、セルタの6は高抵抗状態に セットされる。信号を入力端子908から出力端子91 0に通すためには、セル900または902の一方が低 抵抗状態になければならず、セル904または906の 一方もまた低抵抗状態になければならず、それにより、 以下の真理値表によって定義されるような排他的論理和 機能が確立される。

【0046】 【表2】 表2:

$\overline{\mathbf{M}}$	Α	<u>B</u>	<u>out</u>
1	0	0	0
. 1	0	1	1
1	1	0	1
1	1	1	0

【0047】図12~14は、MTJセルで形成された 論理ゲートの実施例を示す。例示する各実施態様は2入 力論理機能 (A、B) を表すが、入力の数は、いかなる 所望の数にも容易に拡張することができる。加えて、1 個のMT!セルをバッファデインバータとして使用する こともできる。MTJセルの簡単な配置によって組み合 わせ論理機能を実現することができるため、望むなら ば、磁気メモリと、対応するデコータ論理とを、同じ製 造工程を使用して同じ基板上に集積することもできる。 【0048】図15は、本発明にしたがって形成された 組み合わせメモリおよび論理アレイの一部を示す略図で ある。このアレイは、図12に関連して説明した方法と 同様にして直列に接続されたMTJセル1000、10 0.2を含む。簡略化されたアレイは、入力端子と、セル 1000の書き込み導体に結合された第一のビット線端 子Buと、セリ1002の書き込み導体に結合された第。 三のピット線端子B j と、セル1000、1002の接 合に結合された第一の出力端子Ouと、セル1002の 出力に結合された第二の出力端子の」とを含む。この構 成では、第一の出力は、印加されるデータおよびセル1

000の現在の状態に関連する。第二の出力端子○1は、印加されるデータ、セル1000の状態およびセル1000の状態に関連する。論理積構造を示すが、種々の論理メモリ組み合わせを形成することができる。加えて、アレイは、多数のセルの組み合わせにも拡張することができる。

【0049】本発明の好ましい実施態様を記載したが、 当業者によると、上記教示を考慮して修正および変形を 加えうることが理解されよう。したがって、開示した発 明の具体的な実施態様に対し、請求の範囲によって定義 される本発明の範囲および真髄に該当する変更を加えう ることが理解されよう。

【0050】まとめとして、本発明の構成に関して以下の事項を開示する。

(1)第一の強磁性層と、第二の強磁性層と、前記第一および第二の強磁性層の間に介揮された絶縁層と、第一の方向に並べられ、前記第一の強磁性層に隣接する第一の導体セグメントと、前記第一の方向に対して実質的に直交する第二の方向に並べられ、前記第二の強磁性層に隣接する第二の導体セグメントとを含む書き込み導体と、前記第一および第二の導体セグメントを終端させ、書き込み信号の存在で双方向電流を前記導体信号中に可能にする回路構造と、を含むことを特徴とする磁気トンネル接合セル。

(2) 前記第一および第二の強磁性層が半金属強磁性材料で形成されている上記(1)記載の磁気トンネル接合セル。

(3) 前記回路構造か容量性素子である上記(2) 記載の磁気トンネル接合セル。

(4) 前記回路構造が分圧回路であり、前記書き込み信号が3値状態信号である上記(2)記載の磁気トンネル接合セル。

(5)前記回路構造が、正電位に結合された第一のトランジスタと、前記第一のトランジスタおよび回路大地電位に結合された第二のトランジスタとを含み、前記第一および第二のトランジスタが、共通の信号によって制御される相補形装置であり、前記信号が第一の状態にあるとき、電流が前記正電位から前記第一のトランジスタを介して前記導体セグメントに第一の方向で流れ込み、前記信号が第二の状態にあるとき、電流が前記導体セグメントから前記第二のトランジスタを介して前記回路大地電位に第二の方向で流れる上記(2)記載の磁気トンネル接合セル。

(6) 前記半金属材料が、 CrO_2 、 Fe_3O_4 、 $La_{1-x}D_xMnO_3$ (Dはアルカリ土類元素である)の形態をとる水マンガン鉱および X_2MnY (Xは、Co、 X_1 、CuおよびFdのいずれかであり、Yは、 A_1 、 S_1 、 A_2 にいおよびSbのいすれかである)の形態のオイスラー合金を含む群より選択される上記(2)記載の磁気トンネル接合セル。

(7) 実質的に直交する方向に延びて複数の交差点を形 成する複数のヒット線および複数のワート線を有する磁 気ランダム・アクセス・メモリ装置であって、前記複数 の交差点に対応する複数の磁気トンネル接合セルを含 み、前記セルが、第一の強磁性層と、第二の強磁性層 と、前記第一および第二の強磁性層の間に介挿された絶 縁層と、第一の方向に並べられ、前記第一の強磁性層に 隣接する第一の導体セグメントと、前記第一の方向に対 して実質的に直交する第二の方向に並べられ、前記第二 の強磁性層に隣接する第二の導体セグメントとを含む書 き込み導体と、前記第一および第二の導体セグメントを 終端させ、受けた書き込み信号に応答して双方向電流を 前記導体セグメント中に可能にする回路構造と、前記書 き込み導体を対応するビット線およびワード線に結合す る第一のトランジスタと、前記対応するワート線を前記 第一の強磁性層に結合する第二のトランジスタと、前記 第二の強磁性層と、対応する出力ビット線との間に介挿 された感度増幅器と、を含むことを特徴とする磁気メモ リ装置。

(8) 前記第一および第二の強磁性層が半金属強磁性材料で形成されている上記(7)記載の磁気メモリ装置。

(9) 前記半金属材料が、 CrO_2 、 Fe_3O_4 、 $La_{1-x}D_xMnO_3$ (Dはアルカリ土類元素である)の形態をとる水マンガン鉱および X_2MnY (Xは、Co、Ni、CuおよびPdのいずれかであり、<math>Yは、AI、Sn、InおよびSbのいずれかである)の形態のホイスラー合金を含む群より選択される上記(<math>8)記載の磁気メモリ装置。

(10)前記回路構造か容量性素子である上記(8)記載の磁気メモリ装置。

(11) 前記回路構造が分圧回路であり、前記書き込み信号が3値状態信号である上記(8)記載の磁気メモリ 場置。

(12) 前記回路構造が、正電位に結合された第一のトランジスタと、前記第一のトランジスタおよび回路大地電位に結合された第二のトランジスタとを含み、前記第一および第二のトランジスタが、共通の信号によって制御される相補形装置であり、前記信号が第一の状態にあるとき、電流が前記正電位から前記第一のトランジスタを介して前記導体セグメントに第一の方向で流れ込み、前記信号が第二の状態にあるとき、電流が前記導体セグメントから前記第二のトランジスタを介して前記回路大地電位に第二の方向で流れる上記(8)記載の磁気メモリ装置。

(13) 互いに対して実質的に並行であり、第一の平面 上に位置する複数の3値状態ヒット線と、互いに対して 実質的に並行であり、第二の平面上に位置し、前記ピッ ト線に対して実質的に直交する方向に延むて複数の交差 点を形成する複数で3値状態ワート線と、前記ワード線 および前記ピット線それぞれを終端させ、受けた書き込 み信号に応答して双方向電流を可能にする複数の回路構造と、前記複数の文差点に対応し、前記第一の平面と前記第二の平面との間に介揮された複数の磁気トンネル接合セルであって、第一の強磁性層と、第二の強磁性層と、前記第一および第二の強磁性層の間に介揮された地震層と、を含むセルと、読み取りサイクル中に前記セルを前記対応するワート線およびビット線に結合するための手段と、を含み、前記セルの状態が、電流を前記対応するピット線およびワー下線に通すことによって書き込まれ、前記セルが、前記結合手段を動作可能にして読み取らまれ、前記セルが、前記結合手段を動作可能にして読み取らまれ、前記セルが、前記結合手段を動作可能にして読み取ら信号を検出することによって読み取られることを特徴とする磁気ランダム・アクセス・メモリ装置。

(14) 前記第一および第二の強磁性層が非金属強磁性 材料で形成されている上記(13)記載の磁気メモリ装置。

(1.5)前記半金属材料が、C(r)02、F(e)304、L(a)1-x0xM(n)03(Dはアルカリ土類元素である)の形態をとる水マンカン鉱および X_2 M(n)Y(Xは、 X_3 00、 X_4 1、 X_4 1、 X_5 1、 X_5 1、 X_5 2 の形態のボイスの、 X_5 3 によび X_5 3 のいずれかである)の形態のボイスラー合金を含む群より選択される上記(1.4)記載の磁気メモリ装置。

(16) 前記回路構造が容量性素子である上記(14) 記載の磁気メモリ装置。

(17) 前記回路構造が分圧回路である上記 (14) 記載の磁気メモリ装置。

(18) 前記回路構造が、正電位に結合された第一のトランジスタと、前記第一のトランジスタおよび回路大地電位に結合された第二のトランジスタとを含み、前記第一および第二のトランジスタが、共通の信号によって制御される相補形装置であり、前記信号が第一の状態にあるとき、電流が前記事体セグメントに第一の方向で流れ込み、前記信号が第二の状態にあるとき、電流が前記尊体セグメントから前記第二の状態にあるとき、電流が前記尊体セグメントから前記第二のトランジスタを介して前記回路大火となると、電位に第二の方向で流れる上記(14)記載の磁気メモリ装置。

(19) 入力端子、出力端子および第一の書き込み導体 入力端子を有する第一の事金属磁気トンネり接合セルで あって、前記書き込み導体入力端子に印加される信号に 応答してセットされるすと地態およびオフ状態を有し、 前記すと状態が、前記入力端子と前記出力端子との間に 低い抵抗を提示し、前記オフ状態が、前記入力端子との間に 記出力端子との間に高い抵抗を提示する第一の半金属磁 気トンネル接合セルと、入力端子、出力端子および第二 の書き込み導体入力端子を有する第二の半金属磁気トン ネル接合セルであって、前記書き込み導体入力端子に印 加される信号に応答してセットされるオン状態およびオ フ状態を有し、前記すと状態が、前記入力端子と前記出 力端子との間に低い抵抗を提示し、前記オフ状態が、前記入力端子と前記出力端子との間に高い抵抗を提示する第二の半金属磁気トンネル接合セルと、を含み、前記第一および第二の書き込み導体入力端子が論理入力端子を形成し、前記入力端子と前記出力端子とが結合されて、論理装置出力端子と前記論理入力端子との間に論理機能を実現することを特徴とする磁気論理装置。

(20) 前記入力端子どうしか接続され、さらに正電位に接続され、前記出力端子どうしか接続されて前記論理装置出力端子を形成し、それにより、前記論理機能が論理和機能である上記(19)記載の磁気論理装置。

(21) 前記第一のセルの前記入力端子が正電位に接続され、前記第一のセルの前記出力端子が前記第二のセルの前記入力端子に結合され、前記第二のセルの前記出力端子が前記論理裝置出力端子であり、それにより、前記論理機能か論理積機能である上記(19)記載の磁気論理装置。

(22) 正電位から前記論理装置出力端子に結合された プルアップ抵抗をさらに含み、前記入力端子どうしが接 続され、さらに大地電位に接続され、前記出力端子とう しが接続されて前記論理装置出力端子を形成し、それに より、前記論理機能が否定論理和機能である上記(1 9)記載の磁気論理装置。

(23) 正電位から前記論理装置出力端子に結合された プルアップ抵抗をさらに含み、前記第一のセルの前記入 力端子が大地電位に結合され、前記第一のセルの前記出 力端子が前記第二のセルの前記入力端子に結合され、前 記第二のセルの前記出力端子が前記論理装置出力端子で あり、それにより、前記論理機能が否定論理積機能である上記(19)記載の磁気論理装置。

(24) 入力端子、出力端子および第三の書き込み導体 入力端子を有する第三の半金属磁気トンネル接合セルで あって、前記第一および第二の七月に対して前記書き込 み導体入力端子に印加される信号に応答してセットされ るオン状態およびオフ状態を有し、前記オン状態が、前 記入力端子と前記出力端子との間に低い抵抗を提示し、 前記すで状態が、前記入力端子と前記出力端子との間に 高い抵抗を提示する第三の半金属磁気トンネル接合セル と、入力端子、出力端子および第四の書き込み導体入力 端子を有する第四の丰金属磁気トンネル接合セルであっ て、前記書き込み導体入力端子に印加される信号に応答 してセットされるオン状態およびオフ状態を有し、前記 すン状態が、前記入力端子と前記出力端子との間に低い。 抵抗を提示し、前記オフ状態か、前記入力端子と前記出 力揣子との間に高い抵抗を提示する第四の丰金属磁気ト 1 × 川接合セルと、をさらに含み、前記第一および第二 つセルの前記入力端子どうしか結合されて装置入力端子 を形成し、前記第一および第二のセルの前記出力端子が 互いに、また、前記第三および第四のセルの前記入力端 子に結合され、前記第三および第四のセルの前記入力端 子とうしか結合されて前記論理入力端子を形成し、前記第一のセルの前記書き込み導体と、前記第三のセルの前記書き込み導体とが結合されて第一の論理入力端子を形成し、前記第一のセルの前記書き込み導体が、前記第三のセルの前記書き込み導体に対して反対の向きに配置され、それにより、前記第二のセルの前記書き込み導体と、前記第二のセルの前記書き込み導体と、前記第二のセルの前記書き込み導体と、前記第二のセルの前記書き込み導体に対して反対の向きに配置され、それにより、前記第二のセルの共態を反対の向きに配置され、それにより、前記第二の大態を反対の向きに配置され、それにより、前記第三のセルの状態を反対の大きに配信号が前記第一および第三のセルの状態を反対の状態にセットする上記(19)記載の磁気論理装置。(25)前記装置出力端子が正電位に結合され、それに

(25) 前記装置出力端子が正電位に結合され、それにより、前記論理機能が排他的論理和機能である上記(24)記載の磁気論理装置。

(26)正電位と前記論理出力端子との間にプルアップ 抵抗をさらに含み、前記装置入力端子が大地電位に結合 され、それにより、前記論理機能が排他的否定論理和機 能である上記(24)記載の磁気論理装置。

(27) コンピュータ・プロセッサか形成されている第一の基板と、磁気ランタム・アクセス・メモリが形成されている第二の基板と、を含み、前記第一の基板と前記第二の基板とがフリップチップ集積技術によって結合され、それにより、前記コンピュータ・プロセッサが前記磁気ランダム・アクセス・メモリに機能的に結合されていることを特徴とする不揮発性磁気メモリを有するコンピュータ集積回路。

(28) 前記磁気ランダム・アクセス・メモリが、実質 的に直交する方向に延びて複数の交差点を形成する複数 のビット線および複数のワード線を含み、前記磁気メモ リが、前記複数の交差点に対応する複数の磁気トンネル 接合セルを含み、前記セルが、第一の強磁性層と、第二 の強磁性層と、前記第一および第二の強磁性層の間に介 挿された絶縁層と、第一の方向に並べられ、前記第一の 強磁性層に隣接する第一の導体セグメントと、前記第一 の方向に対して実質的に直交する第二の方向に並べら れ、前記第二の強磁性層に隣接する第二の導体セグノン トとを含む書き込み尊体と、前記第一および第二の尊体 セグメントを終端させ、受けた書き込み信号に応答して 双方向電流を前記導体セグメント中に可能にする回路構 造と、前記書き込み尊体を対応するビット線およびワー 下線に結合する第一のトランジスタと、前記対応するワ 一下線を前記第一の強磁性層に結合する第二のトランジ スタと、前記第二の強磁性層と、対応する出力ビット線 との間に介挿された感度増幅器と、を含む上記(27) 記載のコンピュータ集積回路。

(29) 前記第一および第二の強磁性層が半金属強磁性 材料で形成されている上記(28)記載のコンピュータ 集積回路。

(30)前記半金属材料か、 CrO_2 、 $FegO_4$ 、 $Lal_{1-x}D_xMnO_3$ ($Dはアルカリ土類元素である)の形態をとる水マンガン鉱および<math>X_2MnY$ (Xは、Co、Ni、CuおよびPdのいずれかであり、<math>Yは、Al、Sn、InおよびSbのいずれかである)の形態のホイスラー合金を含む群より選択される上記(29)記載のコンピュータ集積回路。

(31) 前記回路構造が容量性素子である上記(29)記載のコンピュータ集積回路。

(32) 前記回路構造が分圧回路であり、前記書き込み 信号が3値状態信号である上記(29)記載のコンピュ ー々集積回路。

(33) 前記磁気ランタム・アクセス・メモリが、互い に実質的に並行であり、第一の平面上に位置する複数の 3 値状態ビット線と、互いに実質的に並行であり、第二 の平面上に位置し、前記ピット線に対して実質的に直交 する方向に延びて複数の交差点を形成する複数の3値状 態ワート線と、前記ワート線および前記ピット線それぞ れを終端させ、受けた書き込み信号に応答して双方向電 流を可能にする複数の回路構造と、前記複数の交差点に 対応し、前記第一の平面と前記第二の平面との間に介挿 された複数の磁気トンネル接合セルであって、第一の強 磁性層と、第二の強磁性層と、前記第一および第二の強 磁性層の間に介揮された絶縁層と、を含むセルと、読み 取りサイクル中に前記セルを前記対応するワート線およ びビット線に結合するための手段とをさらに含み、前記 七川の状態が、電流を前記対応するビット線およびワー 下線に通すことによって書き込まれ、前記セルが、前記 結合手段を動作可能にして前記セルから読み取り信号を 検出することによって読み取られる上記(29)記載の コンピュータ集積回路。

(34) 前記第一および第二の強磁性層が半金属強磁性 材料で形成されている上記 (33) 記載のコンピュータ 集積回路。

(35)前記半金属材料が、 CrO_2 、 Fe_3O_4 、 $La_{PA}D_XMnO_3$ (Dはアルカリ土類元素である)の形態をとる水マンガン鉱および X_2MnY (Xは、Co、Ni、CuおよびPdのいずれかであり、<math>Yは、Al、Sn、InおよびSbのいずれかである)の形態のホイスラー合金を含む群より選択される上記(34)記載のコンピュータ集積回路。

(3.6) 前記回路構造か容量性素子である上記(3.3) 記載のコンピュータ集積回路。

(37) 前記回路構造か分圧回路である上記(33) 記載のコンピュータ集積回路。

(38) 前記回路構造が、正電位に結合された第一のトランジスタと、前記第一のトランジスタおよび回路大地電位に結合された第二のトランジスタとを含み、前記第一および第二のトランシスタが、共通の信号によって制

御される相補形装置であり、前記信号が第一の状態にあるとき、電流が前記正生位から前記第一のトランジスタを介して前記導体セグスントに第一の方向で流れ込み、前記信号が第二の状態にあるとき、電流が前記導体セグスントから前記第二のトランジスタを介して前記回路大地電位に第二の方向で流れる上記(3-3)記載のコンピュータ集積回路。

(39) 実質的に直交する方向に延びて複数の交差点を 形成する複数のビット終および複数のワート線を有する。 磁気ランダム・アクセス・メモリ論理アレイであって、 前記複数の交差点に対応する複数の磁気トンネル接合セ ルを含み、前記セルが、第一の強磁性層と、第二の強磁 性層と、前記第一および第二の強磁性層の間に介揮され た絶縁層と、第一の方向に並べられ、前記第一の強磁性 層に隣接する第一の導体セグメントと、前記第一の方向 に対して実質的に直交する第二の方向に並べられ、前記 第二の強磁性層に隣接する第二の導体セグメントとを含 む書き込み導体と、前記第一および第二の導体セグメン トを終端させ、受けた書き込み信号に応答して双方向電 流を前記導体セグメント中に可能にして、対応するセル を低抵抗状態および高抵抗状態のいずれかにセットする 回路構造と、を含み、前記複数の磁気トンネル接合セル の少なてとも一部が相互接続されて組み合わせ論理機能 を実現し、前記アレイか、セルの前記少なくとも一部の 状態および前記組み合わせ論理機能に関連する少なくと も一つの出力信号を有することを特徴とする磁気ランダ ム・アクセス・メモリ論理アレイ。

(40) 前記第一および第二の強磁性層が主金属強磁性 材料で形成されている上記 (39) 記載の磁気ランダム ・アクセス・メモリ論理アレイ。

(4.1)前記事金属材料が、 CrO_2 、 Fe_3O_4 、 $La_{1-x}D_xMnO_3$ (Dはアルカリ土類元素である)の形態をとる水マンガン鉱むよび X_2MnY (Xは、Co,Ni、CuおよびPdのいずれがであり、<math>Yは、Al,Sn、InおよびShのいずれがである)の形態のホイスラー合金を含む群より選択される上記(4.0)記載の磁気ランダム・アクセス・《モリ論理アレイ。

(42) 前記回路構造が容量性素子である上記(40) 記載の磁気ランダム・アクセス・メモリ論理アレイ。

(43) 前記回路構造が分圧回路であり、前記書き込み 信号が3値状態信号である上記(40)記載の磁気ラン ダム・アクセス・メモリ論理アレイ。

(4.4) 前記回路構造が、正電位に結合された第一のトランジスタと、前記第一のトランジスタおよび回路大地電位に結合された第二のトランジスタとを含み、前記第一および第二のトランジスタが、共通の信号によって制

御される相補形装置であり、前記信号が第一の状態にあるとき、電流が前記正電位から前記第一のトランジスタを介して前記尊体セグメントに第一の方向で流れ込み、前記信号が第二の状態にあるとき、電流が前記尊体セグメントから前記第二のトランジスタを介して前記回路大地電位に第二の方向で流れる上記(40)記載の磁気ランダム・アクセス・メモリ論理アレイ。

【図面の簡単な説明】

【図1】従来技術で公知の磁気トンネル接合セルの断面 図である。

【図2】本発明にしたかってMTJセルに書き込まれる第一の状態を示す平面図である。

【図3】本発明にしたかってMTJセルに書き込まれる 第二の状態を示す平面目である。

【図4】本発明にしたかって双方向電流を生じさせるための分圧器を使用したMTJセルの平面図である。

【図 5 】 本発明にしたかって形成されたMT チセルの断 節図である。

【図6】本発明にしたがって形成されたMRAMアレイを部分的に示す略図である。

【図7】本発明のMRAMセルの書き込み導体を終端せるために使用されるトランジスク回路を示す図である。

【図8】本発明にしたかって形成されたMRAM装置の代替態様を示すプロック図である。

【図9】図8のMRAM中のMTJセルに対応する読み取り回路の例を示す略同である。

【図10】図8に示すMRAM実施態様に関して論理社態「1」の書き込みサイクルを示すタイミング図である。

【図 1 1 】 図 8 に示す M R A M 実施態様に関して論理状態「 0 」 の書き込みサイクルを示すタイミング図である。

【図12】本発明にしたかってMTJセルで形成された 論理積ゲートの略図である。

【図 1.3】本発明にしたかってMT エセルで形成された 論理和ゲートの略図である。

【図 1/4 】本発明にしたかってMT 」セルで形成された排他的論理和ケートの略図である。

【図15】本発明にしたかってMTJセルで形成された 磁気ランダム・メモリ論理装置の略図である。


【符号の説明】


200 MTJ素子


206、208 導体セクメント


302、304 強磁性層


306、308、310 滟繆層












【図13】



フロントページの続き

(72) 発明者 アルナヴァ・グプタ アメリカ合衆国10989 ニューヨーク州、 ヴァレイ・コテージ、 フラワー・レーン 7 (72) 発明者 ラジヴィ・ヴイ・ジョシ アメリカ合衆国10598 ニューヨーク州、 ヨークタウン・ハイツ、 パインブロッ ク・コート 1418